Logic Breadboard Simulator 1.37

О Logic Breadboard Simulator

Logic Breadboard Simulator - это симулятор логики с доске и схематическими редакторами, вводом HDL, виртуальным цифровым осциллоскопом. Доска имеет следующие функции. Разъемы питания, два независимых генератора часов, область с 32 каналами. Одно касание отверстия и выбор устройства. Провод к резистору,LED,LED-резисторная трансформация. Библиотека устройств. 7 шаг отменить / Redo. Пользовательские схемы. 7 сегмент дисплея. Ics: 7400, 7401, 7402, 7403, 7404, 7405, 7406, 7407,7408, 7409, 7410, 7411, 7412, 7413, 7414, 7415, 7416, 7417, 7419, 7420, 7421, 7422, 7427, 7428, 7430, 7440, 7449 В настоящее время доступны схематические компоненты: Транзисторы: NMOS, PMOS Логические ворота: буфер, инвертор, и, nand, или, ни, exor, exnor, три состояния буфера и инвертора Флип-флоп: D защелка, край срабатывает D, JK шлепанцы, моностейбл Мультиплексы: 2 к 1, 4 к 1, 8 к 1. Демултиплексы: 1 к 2, 1 к 4, от 1 до 8 Индикаторы: светодиодный, осциллоскоп зонд Дисплей: десятичная, шестиксадециальная Переключатели: кнопка переключения, кнопка нажатия Константы: высокие и низкие. Схема редактор исходит от и логики приложение с некоторыми улучшениями. В четыре раза больше холст, быстрее маршрутизатор. Суб-схемы на доске могут иметь портовые метки. Просто поместите аннотацию к схеме. Синтаксис прост. Начните с . и отдельные метки с точками. Если порт сведен на нет, чем начинается метка с q. Количество портовых меток должно быть равным количеству портов. Например. . Б.C.ЗТ.БИ/РБО. D.A.GND.e.d.c.b.a.g.f.Vcc Местом пользовательских схем является каталог "ics". Функции редактора схемы: пользовательский подкруг (черный ящик), контекстное чувствительное меню, авторутер, 7 шагов отменить/redo, метки для дальних соединений, автоматическое увеличение выбора, клонирование, вращение, заблокированное и разблокированное движение, вертикальное и горизонтальное выравнивание, переместить в центр. Симулятор цифровой цепи работает с тремя логическими уровнями и тремя значениями неустумности. Они низкие, неопределенные и высокие. Провода дополнительно могут отображать уровни логики. Моделирование уровня коммутатора, моделирование уровня ворот и сложное моделирование уровня устройства могут быть смешаны в схеме. Тренажер обнаруживает ошибки времени времени ирования и помещает сообщения об ошибках в схему. Обнаруженные ошибки: Временные условия короткого замыкания. При подключении выходы имеют разные или неопределенные уровни и имеют низкий или неопределенный риск. Обнаружение Спайка. Когда вход получает импульс короче, чем настроенное значение. Настройка флип-флопа, удержание, восстановление, возобновление нарушений времени. В этих случаях флип-флоп может войти в метастабийное состояние. Виртуальный цифровой осциллоскоп имеет следующие текущие функции: начало, время остановки, настройка длины буфера, сдвиг времени и масштабирование, прокрутка вверх/вниз, отображение логических низких, высоких и неопределенных состояний. Приложение содержит расширение HDL. Можно описать схему в коробке с помощью очень небольшого подмножества Verilog. Демо gates.s загружает следующий модуль из файла simple.v: модуль smpl_circuit (A,B,AND,NAND,OR,NOR,XOR, XNOR, BUF,NOT); вход A,B; выход И,NAND,OR,NOR,XOR, XNOR, BUF,NOT; и #10 g0 (AND,A,B); nand #10 g1 (NAND,A,B); или #10 g2 (OR,A,B); ни #10 g3 (NOR,A,B); xor #10 g4 (XOR,A,B); xnor #10 g5 (XNOR,A,B); buf #10 g6 (BUF,A); не #10 (NOT,A); эндмодул

и файл test1.v: модульная схема (A,B,C,y); вход A,B; выход y; провод e; и #30 g1 (e,A,B); или #30 g2 (y,e,C); эндмодул В коробках нет обнаружения ошибок во время выполнения. Отображается только первая ошибка времени компиляции. Программа поставляется со встроенными демо-схемами. Они помогут вам начать работу быстро. Подробности http://www.hexastyle.com/home/andlogics/first-3-steps подробнее. Вы можете легко моделировать, анализировать и изменять операции и сроки примеров. Построено в примерах: 74160, 74163 синхронный счетчик 74180 генератор паритета шашка 74181 4 бит ALU 74147, 74148 Приоритетный кодер транзисторного уровня моделирования ворот CMOS Другие примеры можно скачать здесь: http://www.hexastyle.com/home/andlogics/download-examples