И логика является симулятором логики цепи со встроенным редактором схемы и волновой формы браузера. В настоящее время доступны схематические компоненты: Транзисторы: NMOS, PMOS Логические ворота: буфер, инвертор, и, nand, или, ни, exor, exnor, три состояния буфера и инвертора Флип-флоп: D защелка, край срабатывает D, JK шлепанцы, моностейбл Мультиплексы: 2 к 1, 4 к 1, 8 к 1. Демултиплексы: 1 к 2, 1 к 4, от 1 до 8 Индикаторы: светодиодный, осциллоскоп зонд Дисплей: десятичная, шестиксадециальная Переключатели: кнопка переключения, кнопка нажатия Константы: высокие и низкие.
Функции редактора схемы: пользовательский подкруг (черный ящик), контекстное чувствительное меню, авторутер, 7 шагов отменить/redo, метки для дальних соединений, автоматическое увеличение выбора, клонирование, вращение, заблокированное и разблокированное движение, вертикальное и горизонтальное выравнивание, переместить в центр.
Симулятор цифровой цепи работает с тремя логическими уровнями и тремя значениями неустумности. Они низкие, неопределенные и высокие. Провода дополнительно могут отображать уровни логики. Моделирование уровня коммутатора, моделирование уровня ворот и сложное моделирование уровня устройства могут быть смешаны в схеме. Тренажер обнаруживает ошибки времени времени ирования и помещает сообщения об ошибках в схему. Обнаруженные ошибки: Временные условия короткого замыкания. При подключении выходы имеют разные или неопределенные уровни и имеют низкий или неопределенный риск. Обнаружение Спайка. Когда вход получает импульс короче, чем настроенное значение. Настройка флип-флопа, удержание, восстановление, возобновление нарушений времени. В этих случаях флип-флоп может войти в метастабийное состояние.
Браузер волновой формы представляет ею виртуальный цифровой осциллоскоп. Текущие функции: начало, время остановки, настройка длины буфера, сдвиг времени и масштабирование, отображение логических низких, высоких и неопределенных состояний.
Выпуски 3.x содержат расширение HDL. Можно описать схему в коробке с помощью очень небольшого подмножества Verilog. Демо gates.s загружает следующий модуль из файла simple.v:
модуль smpl_circuit (A,B,AND,NAND,OR,NOR,XOR, XNOR, BUF,NOT); вход A,B; выход И,NAND,OR,NOR,XOR, XNOR, BUF,NOT; и #10 g0 (AND,A,B); nand #10 g1 (NAND,A,B); или #10 g2 (OR,A,B); ни #10 g3 (NOR,A,B); xor #10 g4 (XOR,A,B); xnor #10 g5 (XNOR,A,B); buf #10 g6 (BUF,A); не #10 (NOT,A); эндмодул
и файл test1.v:
модульная схема (A,B,C,y); вход A,B; выход y; провод e; и #30 g1 (e,A,B); или #30 g2 (y,e,C); эндмодул
В коробках нет обнаружения ошибок во время выполнения. Отображается только первая ошибка времени компиляции.
Программа поставляется со встроенными демо-схемами. Они помогут вам начать работу быстро. Подробности http://www.hexastyle.com/home/andlogics/first-3-steps подробнее. Вы можете легко моделировать, анализировать и изменять операции и сроки примеров. Построено в примерах: 74160, 74163 синхронный счетчик 74180 генератор паритета шашка 74181 4 бит ALU 74147, 74148 Приоритетный кодер транзисторного уровня моделирования ворот CMOS Другие примеры, например, двоичный аддер, счетчик Джонсона можно скачать здесь: http://www.hexastyle.com/home/andlogics/download-examples
история версии
- Версия 4.9 размещено на 2016-11-27
Добавлен 7-сегментный дисплей, резистор, половина и полный аддер в коробке с demo.,Fixed PMOS вопрос моделирования транзистора. - Версия 4.5 размещено на 2016-09-10
Исправленное несоответствие версии appcompat.,Это может привести к замораживанию приложения.
Подробная информация о программе
- Категории: Образования > Преподавание и учебные инструменты
- Издателя: Hexastyle
- Лицензии: Бесплатный
- Цена: N/A
- Версия: 4.9
- Платформы: android